A IBM está trabalhando para estender a arquitetura MMA do Power10 com um novo recurso para "Dense Math" que deve estrear com futuros processadores IBM Power.
No passado, a IBM trabalhou em um novo suporte de compilador para futuras iterações de processadores Power no início do compilador GCC. Antes de anunciar os processadores de próxima geração, a IBM trabalhou no suporte ao Power10 como um novo alvo chamado "future" dentro do GCC. Agora eles estão novamente preparando o mesmo para o que presumivelmente pode ser lançado como Power11.
O patch da IBM o chama de "novo recurso em potencial" e novamente apresenta o -mcpu=futurealvo. Existem todas as ressalvas sobre os novos recursos "potenciais", mas se seus engenheiros já estiverem trabalhando no suporte do lado do compilador, isso provavelmente já está pronto. De qualquer forma, eles começaram agora essa criação do "futuro" para o que pode ser o Power11. Com ele, eles apresentam um novo recurso chamado PowerPC Dense Math. Com o IBM Power S1024, eles também falaram de uma microarquitetura de "mecanismo matemático denso" (DME) para acelerar o aprendizado de máquina, a inferência de IA e a computação cognitiva. Mas se este suporte para o PowerPC Dese Math é o mesmo que o Dense Math Engine do S1024, não está claro por que eles o estão rotulando como "futuro" quando o DME foi mencionado em documentos da IBM desde o verão.
"Este patch é um suporte muito preliminar para um novo recurso em potencial para o PowerPC que estende a arquitetura power10 MMA atual. Esse recurso pode ou não estar presente em qualquer processador PowerPC futuro específico.
No subsistema MMA atual para Power10, existem 8.512 Registradores de acumuladores de -bit. Cada um desses acumuladores está vinculado a conjuntos de 4 registradores FPR. Quando você emite uma instrução prime, ela garante que o acumulador seja uma cópia dos 4 registradores FPR aos quais o acumulador está vinculado. Quando você emite uma instrução deprime, ele garante que o conteúdo dos dados do acumulador seja copiado logicamente para o registrador FPR correspondente.
No sistema matemático denso potencial, os acumuladores são movidos para registradores separados chamados registradores matemáticos densos (registradores DM ou DMR). Os DMRs são então estendidos para 1.024 bits e novas instruções serão adicionadas para lidar com todos os 1.024 bits dos DMRs.
Se você usar o código MMA existente, ele funcionará desde que você não faça nada com acumuladores e siga as regras da documentação do ISA 3.1 para usar o subsistema MMA.
Esses patches adicionam suporte para os acumuladores de 512 bits dentro do sistema matemático denso e para a alocação dos DMRs de 1.024 bits. Neste momento, nenhuma função incorporada adicional será executada para oferecer suporte a recursos matemáticos densos além da movimentação de dados entre os DMRs e os registradores VSX. Antes de podermos adicionar qualquer novo suporte matemático denso além da movimentação de dados, precisamos que o compilador GCC seja capaz de alocar e usar esses DMRs."
Até a próxima !!
Nenhum comentário:
Postar um comentário