Como esperado, o kernel Linux 6.2 está introduzindo muito mais código de ativação do Compute Express Link (CXL).
Os engenheiros da Intel continuam liderando o trabalho de habilitação do subsistema CXL para o kernel do Linux. Com o Linux 6.2, eles se concentraram em mais habilitação CXL 2.0+, além de adicionar algumas funcionalidades adicionais do CXL 1.x.
Antes da abertura da janela de mesclagem do Linux 6.2 amanhã, a solicitação pull CXL para o ciclo v6.2 já foi enviada neste fim de semana. Dan Williams, da Intel, que atualmente gerencia o subsistema CXL para o kernel do Linux, resumiu a mudança deste ciclo como:
Embora possa parecer retrógrado, a atualização do CXL desta vez inclui algum foco no CXL 1.x, permitindo que o trabalho até o momento tenha sido feito com o CXL 2.0 (topologias VH) em mente. O CXL de primeira geração pode ser suportado principalmente via BIOS, semelhante ao DDR, no entanto, ficou claro que há casos de uso para tratamento de erros CXL nativo do SO e alguns recursos de endpoint CXL 3.0 podem ser implantados em hosts CXL 1.x (Host CXL restrito (RCH) topologias). Portanto, esta atualização traz as topologias RCH para o modelo de dispositivo Linux CXL.
Em suporte ao CXL 2.0+ em andamento, foram adicionados 2 novos recursos principais do kernel. Uma é a capacidade do kernel de sinalizar colisões entre o acesso do espaço do usuário aos registros de configuração do PCI e os acessos ao kernel. Isso é causado pelo recurso PCIe Data-Object-Exchange (DOE), uma caixa de correio de hardware sobre ciclos de configuração. A outra é uma API cpu_cache_invalidate_memregion() que mapeia para wbinvd_on_all_cpus() em x86. Para evitar abusos, ele é desativado em VMs convidadas e arquiteturas que ainda não o suportam. Os caminhos CXL que precisam, criação de região de memória dinâmica e comandos de segurança (apagar/desbloquear), são desabilitados quando ele não está presente.
Quanto ao CXL 2.0+, neste ciclo, o subsistema ganha suporte a comandos de segurança de memória persistente, tratamento de erros em resposta a notificações PCIe AER e suporte para o algoritmo de intercalação de ponte de host "XOR".
Esse último recurso, suporte de intercalação "XOR", é construído sobre a atualização do ACPICA para este ciclo.
Portanto, para o Kernel Linux 6.2 , há suporte para topologias de host CXL restritas, manipulação de erros CXL via PCIe AER, suporte para comandos CXL Persistent Memory Security, a nova API para limpeza de cache, suporte para o algoritmo XOR para intercalação de ponte de host CXL, simplificação de CXL para Interações NVDIMM e outras alterações.
Até a próxima !!
Nenhum comentário:
Postar um comentário