Confira!!
A NVIDIA lançou hoje a documentação do hardware de exibição do hardware gráfico "GV100" Volta.
Antes de ficar muito animado, isso é estritamente sobre o hardware de exibição e não sobre o motor 3D, etc. E por "documentação", é cerca de 6.000 linhas de arquivo de cabeçalho de linha dos registros para o hardware de exibição Volta. Por exemplo:
#define NV_PDISP_FE 0x00615FFF: 0x00610000 / * RW - D * /
#define NV_PDISP_CHN_NUM_WIN (i) (1+ (i)) / * * /
#define NV_PDISP_CHN_NUM_WIN__SIZE_1 32 / * * /
#define NV_PDISP_CHN_NUM_WINIM (i) (33+ (i) )) / * * /
#define NV_PDISP_CHN_NUM_WINIM__SIZE_1 32 / * * /
#define NV_PDISP_CHN_NUM_CURS (i) (73+ (i)) / * * /
#define NV_PDISP_CHN_NUM_CURS__SIZE_1 8 / * * /
#define NV_PDISP_EXCEPT_CHN_NUM_WIN (i) (1+ (i)) / * * /
#define NV_PDISP_EXCEPT_CHN_NUM_WIN__SIZE_1 32 / * * /
#define NV_PDISP_FE_CLASSES 0x00610000 / * R - 4R * /
#define NV_PDISP_FE_CLASSES_HW_REV 3: 0 / * R - UF * /
#define NV_PDISP_FE_CLASSES_API_REV 7: 4 / * R - UF * /
#define NV_PDISP_FE_CLASSES_CLASS_REV 15: 8 / * R - UF * /
#define NV_PDISP_FE_CLASSES_CLASS_ID 31:16 / * R - UF * /
#define NV_PDISP_FE_CLASSES_0 3278897936 / * * /
#define NV_PDISP_FE_INST_MEM0 0x00610010 / * RW-4R * /
#define NV_PDISP_FE_INST_MEM0_TARGET 1: 0 / * RWIVF * /
#define NV_PDISP_FE_INST_MEM0_TARGET_PHYS_INIT 0x00000001 / * RWI-V * /
#define NV_PDISP_FE_INST_MEM0_TARGET_PHYS_NVM 0x00000001 / * RW-- V * /
#define NV_PDISP_FE_INST_MEM0_TARGET_PHYS_PCI 0x00000002 / * RW - V * /
#define NV_PDISP_FE_INST_MEM0_TARGET_PHYS_PCI_COHERENT 0x00000003 / * RW - V * /
#define NV_PDISP_FE_INST_MEM0_STATUS 3: 3 / * RWIVF * /
#define NV_PDISP_FE_INST_MEM0_STATUS_INIT 0x00000000 / * RWI-V * /
#define NV_PDISP_FE_INST_MEM0_STATUS_INVALID 0x00000000 / * RW - V * /
#define NV_PDISP_FE_INST_MEM0_STATUS_VALID 0x00000001 / * RW - V * /
#define NV_PDISP_FE_INST_MEM1 0x00610014 / * RW-4R * /
#define NV_PDISP_FE_INST_MEM1_ADDR 30: 0 / * RWIUF * /
#define NV_PDISP_FE_INST_MEM1_ADDR_INIT 0x00000000 / * RWI-V * /
#define NV_PDISP_FE_IP_VER 0x00610018 / * R - 4R * /
#define NV_PDISP_FE_IP_VER_DEV 7: 0 / * R-IVF * /
#define NV_PDISP_FE_IP_VER_DEV_INIT 0x00000000 / * RIV * /
Portanto, está muito longe da documentação de hardware gráfico que a Intel e a AMD publicam rotineiramente para seu hardware, onde documentam os registros e também fornecem descrições adequadas, etc., mas pelo menos é alguma coisa . Isso também pode ser suficiente para os desenvolvedores do Nouveau obterem seu driver DRM / KMS trabalhando com o modo kernel para o hardware Volta, assumindo que eles tenham hardware GV100 para acesso - NVIDIA nos últimos anos pelo menos tem sido bom desenvolvedores de drivers Linux de código aberto. Mas obter a aceleração 3D em andamento é uma batalha completamente diferente, sem mencionar a necessidade agora também de esperar que a NVIDIA libere imagens de firmware assinadas que são necessárias desde a Maxwell para a inicialização do hardware.
Com o hardware Volta não estando nas mãos de muitos, também é bastante pontual comparado com as pequenas quedas de código / documentação que vimos da NVIDIA no passado sendo anos depois.
Qualquer desenvolvedor que queira esse arquivo de cabeçalho de 6.000 linhas para o hardware de exibição do GV100 pode encontrá-lo aqui .
Fonte
Até a próxima!!
Nenhum comentário:
Postar um comentário