Novos Drivers FPGA Intel Stratix 10 estão chegando ao Kernel do Linux 4.21

Confira !!



No final do ano passado, a Intel anunciou o FPGA Stratix 10 com memória HBM2 para cargas de trabalho HPC. Com o ciclo de kernel do Linux 4.21, o suporte para este hardware será aprimorado para programação de FPGA com o kernel da linha principal.

O 14nm FinFET Stratix 10 com seus 512 GB / s de alta largura de banda de memória 2 é destinado a computação de alto desempenho, data centers, virtualização de rede e casos de uso semelhantes. Os FPGAs da Stratix foram originalmente desenvolvidos pela Altera, que a Intel adquiriu alguns anos atrás. Aqueles que não estão familiarizados com o Stratix 10 podem aprender mais no Intel.com . A Intel oferece um kit de desenvolvimento Stratix 10, mas custa cerca de US $ 8.000.

Com o kernel Linux 4.21 do Linux que iniciará oficialmente sua janela de mesclagem por volta do início de 2019, mais código Stratix será eliminado para o kernel principal. Parte desse código foi mesclado hoje em char-misc-next como o passo à frente de ser integrado ao kernel.

O primeiro novo driver Stratix 10 é um Driver de Camada de Serviço, que é usado para conceder privilégios de nível superior ao SoC. O patch introduzindo o novo driver explicou: "Alguns recursos do SoC Intel Stratix10 requerem um nível de privilégio maior do que o kernel é concedido. Esses recursos seguros incluem programação FPGA. Em termos da arquitetura ARMv8, o kernel é executado no Nível de Exceção 1 (EL1), o acesso aos recursos requer o Nível de Exceção 3 (EL3). A camada de serviço Intel Stratix10 SoC fornece uma API no kernel para que os drivers solicitem acesso aos recursos seguros. As solicitações são enfileiradas e processadas uma por uma. O SMCCC do ARM é usado para passar a execução dos pedidos para um monitor seguro (EL3). "

Com o driver da camada de serviço Stratix 10 instalado, o segundo driver adicionado é o SoC FPGA Manager Driver. Este driver gerenciador é usado para reconfigurar os dispositivos FPGA Stratix 10 SoC usando o driver da camada de serviço para se comunicar com o hardware privilegiado para obter a programação FPGA.

Fonte

Até a próxima !!