O mais novo back-end da CPU foi adicionado à pilha do compilador LLVM é para os núcleos do processador Xtensa.
O conjunto de instruções Xtensa da Cadence agora pode ser direcionado pelo compilador LLVM/Clang depois que o conjunto inicial de 10 patches foi mesclado na semana passada. O Xtensa pode ser usado para DSPs e microcontroladores até processadores de rede neural e mecanismos de processamento de dados. Para aqueles que não deram uma olhada no Xtensa recentemente, a Cadence o promove como:
"Os processadores Cadence® Tensilica® Xtensa® combinam o melhor das CPUs, GPUs, FPGAs e RTL personalizado dedicado em ASICs/SoCs e permitem o desenvolvimento de processadores específicos de domínio com eficiência energética que oferecem alto desempenho, flexibilidade para preparação para o futuro e mais importante, pode ser adaptado para os requisitos específicos de sua aplicação. Os processadores Xtensa são baseados em uma arquitetura RISC de 32 bits modular e altamente flexível que pode ser facilmente dimensionada de um pequeno controlador sem cache ou mecanismo de tarefas para um SIMD/VLIW de alto desempenho DSP. Além disso, para facilitar o desenvolvimento de SoCs para segurança funcional, a arquitetura Xtensa oferece suporte a um timer de vigilância em janela (WWDT) e FlexLock incluindo lockstep dual-core (DCLS)."
A Cadence ofereceu sua cadeia de ferramentas "XT-CLANG", que é um downstream do compilador LLVM/Clang C/C++ com suporte a Xtensa, além de oferecer o Xplorer IDE com GUI. Agora, embora com o LLVM 16 previsto para março, será o suporte upstream inicial do Xtensa.
Nenhum comentário:
Postar um comentário