Espera-se agora que o suporte para Vector ISA do RISC-V seja mesclado para a próxima janela de mesclagem do kernel Linux 6.5 .
Este novo código fornece as mudanças necessárias no kernel do Linux para lidar com a extensão Vector "V" do RISC-V, incluindo novas interfaces prctl() para que o espaço do usuário possa verificar o status do suporte à extensão Vector. um novo botão sysctl "riscv_v_default_allow" para ajustar a alteração do padrão para permitir o uso da extensão Vector pelo software de espaço do usuário, a opção Kconfig "RISCV_ISA_V" para alternar o suporte de compilação do kernel com esta extensão ISA e várias outras alterações.
A RISC-V Vector Extension 1.0 foi ratificada em 2021 e destina-se a permitir SIMD versátil na arquitetura de CPU isenta de royalties. Este suporte de vetor RISC-V destina-se a ajudar com os aplicativos da arquitetura no data center e em outros lugares. A extensão RISC-V Vector visa alto desempenho e processamento vetorial eficiente, suporte para recursos específicos de domínio em áreas como aprendizado de máquina e gráficos, dependendo da implementação ISA/CPU e suporte para operações do tipo SIMD e outros recursos.
O SiFive tem trabalhado neste suporte RISC-V Vector para o kernel do Linux desde o ano passado para esta implementação moderna. Enquanto a extensão V estava em forma de rascunho, havia até outros patches de kernel propostos desde 2020. Simultaneamente, houve as preparações do RISC-V Vector também entrando nos componentes relevantes da cadeia de ferramentas do compilador de código aberto.
Nenhum comentário:
Postar um comentário