O Google trabalhou em um novo driver de controle de velocidade para o Linux 5.2

Confira !!



O Aspeed BMCs tem visto um monte de atividade do driver de kernel Linux de um recente driver de mecanismo de vídeo Aspeed para um driver ASC do AST2500 SoC na fila para o kernel Linux 5.2 e agora também é o driver Aspeed P2A CTRL.

Este driver de controle Aspeed P2A foi trabalhado por desenvolvedores do Google e é para lidar com o AST2400 / AST2500 onde suporta uma ponte MMIO PCI-para-AHB para permitir que o sistema leia / grave no espaço de endereço físico do BMC como parte de recursos como envio de arquivos para o BMC. As mais de 500 linhas de código para o driver ASPEED_PTA_CTRL "aspeed-pta-ctrl" são usadas para gerenciar essa interface.

O piloto do Patrick Venture, do Google, foi adicionado à área char-misc-next à frente do Linux 5.2. O commit explica:
O host pode usar isso para enviar uma imagem de firmware armazenando dados em um endereço de memória específico e, em um esforço coordenado com a pilha de software e o kernel da BMC, transmitir os bytes.

Esse driver permite que o BMC desbloqueie a ponte PCI sob demanda e configure-a via ioctl para permitir que o host grave bytes em um local acordado. No caso de uso principal, a região a ser usada é conhecida a priori no BMC e o host solicita essas informações. Uma vez que este pedido é recebido, a pilha de software do BMC ativará a ponte e a região e, em seguida, usando algum controle de fluxo de software (possivelmente via pacotes IPMI), copie os bytes para baixo. Quando o processo estiver concluído, o BMC desativará a ponte e desativará qualquer região envolvida.

O comportamento padrão desta bridge quando presente é: enabled e todas as regiões marcadas como read-write. Esse driver irá corrigir as regiões para somente leitura e, em seguida, desabilitar totalmente a ponte.

As regiões de memória protegidas são:

* Janela BMC flash MMIO
* Janelas MMIO flash do sistema
* SOC IO (MMIO periférico)
* DRAM

A própria região DRAM é toda de DRAM e não pode ser especificada posteriormente. Quando a ponte PCI estiver habilitada, o host poderá ler toda a DRAM e, se a seção DRAM estiver habilitada para gravação, poderá gravar em todas elas.

Fonte

Até a próxima !!