Confira !!
O projeto que começou como Libre-RISC-V com o objetivo de ser um acelerador Vulkan, mas então decidiu pelo OpenPOWER ISA em vez de RISC-V, ainda está avançando sob a marca "Libre-SOC".
Libre-SOC continua a ser liderado por Luke Kenneth Casson Leighton e esta semana ele apresentou no OpenPOWER Summit e na X.Org Developers 'Conference (XDC2020) seus sonhos de Libre-SOC de ter um SoC 100% totalmente aberto em ambos os softwares e os lados do hardware, embora seja uma CPU / GPU híbrida. Semelhante aos planos originais ao direcionar o RISC-V que seria efetivamente um SoC, mas com novas instruções vetoriais otimizadas para cargas de trabalho de gráficos, esse ainda é o plano, embora agora usando OpenPOWER como base.
O Libre-SOC ainda está fazendo isso graças em grande parte às concessões da NLnet e ao OpenPOWER em vez do RISC-V, por ter sido desativado por listas de mala direta / secretas e outros problemas de transparência.
O Libre-SOC ainda está nos estágios iniciais de design e está trabalhando primeiro em uma implementação de FPGA enquanto também trabalha para descobrir as extensões ISA necessárias para tornar o OpenPOWER mais adequado para cargas de trabalho gráficas.
O jogo final do projeto continua sendo um SoC integrado de grande volume e baixo consumo de energia que funcionará para netbooks, tablets, smartphones, IoT e outros fatores de forma pequenos. Este SoC não teria restrições de DRM e seria totalmente de código aberto. Se eles conseguirão atingir seus objetivos, resta saber, embora com seu alvo previamente declarado sendo 25 FPS @ 720p, 5 ~ 6 GFLOPS .
As duas apresentações do Libre-SoC desta semana são muito semelhantes e podem ser encontradas neste conjunto de slides .
Até a próxima !!
Nenhum comentário:
Postar um comentário