SiFive RISC-V ISA Extensions Coming to Linux 6.16: Boosting AI & HPC Performance

 

Linux 6.16 adds SiFive RISC-V ISA extensions for AI acceleration & HPC, including xsfvqmaccdod, xsfvfwmaccqqq, and FP32-to-int8 conversion. Boosts performance in ML, edge computing & data centers. Full GCC/LLVM support coming soon.

A série do Si8ive U8 chega para oferecer um desempenho no RISC-V muito maior

Confira !!

O SiFive está mudando o Foco de Produção para o Conselho de Desenvolvimento HiFive de Próxima Geração

 

Confira !!

A Intel supostamente está interessada em adquirir a empresa RISC-V SiFive

 

Confira !!

A SiFive anuncia o desempenho do P550 como o processador RISC-V mais rápido até agora

 

Confira !!

O SiFive grava o seu primeiro núcleo de processador RISC-V de 5 nm

Confira !!

O SiFive lançará o código como fonte aberta para a inicialização completa da placa RISC-V

Confira!!

O SiFive revela novos núcleos RISC-V de 7-séries com melhor desempenho

Confira !

Os SoCs RISC-V SiFive agora podem ser emparelhados com uma GPU ... PowerVR da Imagination

Confira !!

SiFive apresenta a HiFive Premier P550: A nova era dos desenvolvedores RISC-V

                    

                  

A SiFive, líder em inovação RISC-V, anunciou o lançamento do HiFive Premier P550, uma nova placa de desenvolvimento RISC-V, que estará disponível para os desenvolvedores a partir de julho de 20241. 

O SiFive tem um novo núcleo RISC-V para melhorar o desempenho em 50%, supera o Cortex-A78

Confira !!

O SiFive lança o OpenFive como um unidade de negócios de silício personalizada para o RISC-V, ARM, outras ISAs

Confira !!

CentOS Stream & RHEL 10 Now Support RISC-V: What Developers Need to Know

 

Red Hat Enterprise Linux 10 and CentOS Stream now offer RISC-V CPU ISA support, targeting SiFive HiFive P550 dev boards. Discover key changes, developer tools, and commercial implications of this open-source milestone.

O desenvolvedor de muito tempo do X11/ Linux junta-se ao SiFive para trabalhar em processadores RISC-V

Confira !

O RISC-V HiFive do SiFive, é incomparável, e foi atualizado para ser enviado com 16 GB de RAM

 

Confira !!

O SiFive detalha o novo desempenho do P650 RISC-V Core

 

Confira !!

O SiFive começa a adicionar código de microarquitetura RISC-V "Bullet" ao LLVM

Confira !!

Os aprimoramentos do Coreboot para o FU540 chegam após o código de inicialização de código aberto do SiFive

Confira !!

Uma série de melhorias RISC-V empolgantes para o Kernel Linux 5.13

 

Confira !!

O Kernel Linux 5.17 adiciona o suporte para "a primeira plataforma RISC-V utilizável e de baixo custo"

 

Confira !!